Dipartimento di Elettronica e Informazione, Politecnico di Milano, piazza L. da Vinci 32, 20133 Milano, Italy;
机译:部分自检组合电路设计的方法
机译:自检VLSI电路的设计与综合
机译:用于自检电路的超最佳编码方案
机译:用于自检电路优化设计的高级综合方法
机译:高性能自检延迟不敏感树形电路的综合。
机译:迈向MRI造影剂的合理设计:一种合成optimal的复合物的实用方法该exhibit具有最佳的水交换能力
机译:自检电路优化设计的高级综合方法
机译:全自检组合电路的设计。