PES Institute of Technology, Karnataka, India;
Area efficient; CIA -Carry Increment Adder; HPA -Hybrid Prefix Adder; Power Delay Product;
机译:使用并行前缀加法器进行选择加法器的设计技术,以改善切换能量
机译:Vedic乘法器设计使用修改的携带选择加法器,并行前缀加法器
机译:使用修改的并行前缀加法器设计高速携带选择加法器
机译:混合前缀加法器的设计与性能评估,90nm制度携带增量加法器
机译:高性能128位并行前缀End-Around-Carry加法器的分析和设计。
机译:面积/延迟优化的早期输出异步全加法器和相对定时的纹波进位加法器
机译:并行前缀加法器的设计与实现,提高携带看法加法器的性能