Logic gates; Adders; FinFETs; Multivalued logic; Delays; Threshold voltage;
机译:使用基于一元运算符的新型“无解码器”三态复用器,基于CNFET的三进制半加法器设计
机译:基于超低功耗CNFET的双V_(DD)三元动态半加法器
机译:基于CNFET的高效三元加法器设计,使用动态逻辑的高效三元加法器和1次乘法器电路
机译:基于新兴的低于32nm FET技术的新型三进制半加法器和一位乘法器电路
机译:基于HfO2的FeFET:即将接管DRAM或闪存的重新出现的技术
机译:关于新的和新兴的非药物保健技术的报告中几乎有一半是灰色文献
机译:基于碳纳米管FET的高效三元串行加法器