Phase locked loops; Temperature measurement; Detectors; Phase noise; Jitter; Single event upsets;
机译:具有65nm CMOS技术的具有自对准DLL的低抖动,低相位噪声,10GHz次谐波注入锁定PLL
机译:24 GHz PLL,具有60 GHz滑动的低相位噪声 - 如果65nm CMOS中的收发器
机译:基于65 nm CMOS的两级环形振荡器的40 Gb / s串行链路发送器的7.6 mW,414 fs RMS抖动10 GHz锁相环
机译:具有65 nm CMOS的三事件冗余相位检测器的单事件翻转鲁棒,2.2 GHz至3.2 GHz,345 fs抖动PLL
机译:基于65 nm CMOS的数字延迟锁定环的2 GHz倍频器
机译:2.2GHz 7.6mW子采样pLL,带有-126dBc / Hz带内相位噪声和0.18μmCmOs中的0.15psrms抖动