CMOS integrated circuits; FinFETs; Logic gates; Metals; Random access memory; Substrates; Very large scale integration;
机译:使用晶体ZrO_2高K / AI_2O_3缓冲层栅极堆叠抑制FinFET的短沟道效应,以实现低功耗器件应用
机译:具有栅极堆叠(GS)高k电介质的FinFET设备的性能增强,用于纳米级应用
机译:低于50nm DRAM单元晶体管的大体积FinFET中的栅极功函数工程
机译:适用于低功耗和高性能应用的10nm平台技术,其特征是FINFET器件具有批量和SOI上的多功能功放栅堆叠
机译:超低功耗10nm FinFET的设计策略。
机译:在存在随机界面陷阱的情况下16nm栅极高κ/金属栅极体FinFET器件的电特性波动
机译:具有3-D Tri-Gate和高k /金属栅极的22nm SoC平台技术,针对超低功耗,高性能和高密度SoC应用进行了优化