Sample-hold circuit; Gain-boosted OTA; Pipelined ADC;
机译:在90 nm CMOS中以50 MS / s的速度运行58.4 dB SFDR的10位电流模式SAR ADC的设计和验证
机译:具有SFDR超过90 dB的CMOS开关电容器14位100 Msps流水线ADC
机译:在90 nm数字CMOS中具有57.7dB SFDR和6.4位ENOB的1.5-GS / s闪存ADC
机译:10ms / s 16位SAR ADC在0.18 um CMOS中实现100dB SFDR和90dB SNDR
机译:具有48dB SFDR的10位DC-20 GHz多归零DAC
机译:ADCS中直接光反馈控制的高速星跟踪器的设计与仿真
机译:CMOS压折电路的分析与设计及其在高速ADCS中的应用