画素並列信号処理を行う撮像デバイスの実現に向けた3次元集積回路の試作と評価

摘要

将来の映像システムに求められる超高精細と高フレームレート（単位時間あたりの動画像枚数）の両立が可能な撮像デバイスの実現を目指して、3次元構造撮像デバイスの研究を進めている。図1に示す現行の撮像デバイスは、受光部や増幅回路からなる画素と、その周辺に配置されたA／D変換回路等の信号処理回路を同一の素子平面内に有し、各列の複数の画素が1つの信号処理回路を共用する「列並列信号処理」を用いて、信号を読み出している。ここで、1画素あたりの信号処理時間は、1フレーム期間を列の画素数で割った値となるため、高精細化によって画素が増えるほど信号処理時間が短くなり、フレームレートの維持や改善が難しいという問題が生じる。