2PASCL; Baugh wooley; adibatic; carry select adder; design; logic; low power; multiplication; signed; wallace tree;
机译:基于可逆逻辑的紧凑型Baugh-Wooley乘法器设计
机译:基于可逆逻辑的紧凑型Baugh-Wooley乘法器设计
机译:LSI实现的低功耗4 x 4位阵列两相时钟绝热静态CMOS逻辑乘法器
机译:基于两相时钟的静态静态CMOS逻辑的Baugh Wooley和Wallace树乘法器的设计
机译:时钟乘法器单元和时钟数据恢复电路,用于0.18mum CMOS中的10Gb / s宽带通信。
机译:预期WSG适应人力资源+ / HER2-试验的续期阶段表明了研究设计的可行性这些设计将静态和动态生物标志物评估组合在早期乳腺癌中的个性化治疗中
机译:使用两个相位时钟绝热静态CMOS逻辑设计低功率桶形换档器和旋转器