Clocks; Flip-flops; Resilience; Delays; Latches; Pipelines;
机译:节能设计中逻辑和时钟路径的可靠性提高
机译:通过使用延迟缓冲器中的增强时钟门控技术设计用于错误检测方案的低功耗高效区域编解码器
机译:使用增强型时钟门控技术的错误检测方案的有效功率和面积缩减编解码器
机译:功耗和面积有效的时钟扩展和关键路径整形,以实现错误恢复
机译:致力于构建有效的错误检测器以提高系统弹性
机译:时间告诉我们:痴呆症筛查的关键时钟提取错误
机译:电路关键路径优化中功耗与延迟延缓曲线的有效计算
机译:关键基础设施恢复力分析的门限最短路径阻截问题。