Prozessoptimierung mittels Fine-Placer fur die Planarisierung der Topographie eingebetteter Chips in Polymerfolien

摘要

Unter Hybriden Systemen in Folie (HySiF) versteht man die Integration von ultradunnen Chips, beispielsweise Mikrokontroller in Kombination mit anderen elektronischen Komponenten wie Sensoren und Antennen in Polymerfolie. Das gesamte System ist mechanisch flexibel, und daher eignen sich HySiF hervorragend fur die nachste Generation von Anwendungen im Bereich der flexiblen Elektronik. Die Chip-Film-Patch (CFP) Technologie ist fur die Realisierung von HySiF speziell entwickelt worden. Diese Wafer-Level Prozessierung bietet die Moglichkeit, auf CMOS-kompatiblen Anlagen die Prozessierung durchzufuhren und so kleine Padgrossen (bis etwa 10 μm) zu kontaktieren. Der Prozessschritt Chip-Platzierung wurde mit Hilfe eines Fineplacer (Femo2, Finetech) weiterentwickelt. Die Ergebnisse einer Untersuchung zur topografischen Planarisierung und Charakterisierung eingebetteter Chips werden vorgestellt. Es wird gezeigt, dass das Einbetten mittels Spin-Coating Prozessen auf den in Kavitaten platzierten Chips einen konformen Polymerfilm erzeugt, wenn die Kavitatstiefe und Breite optimal definiert sind.