首页> 外文会议>ITG/GMM/GI-Fachtagung Zuverlassigkeit und Entwurf >Power-Down-Synthese fur analoge Schaltungen
【24h】

Power-Down-Synthese fur analoge Schaltungen

机译:模拟电路的断电合成

获取原文

摘要

Mobile Gerate, wie z. B. Smartphones und Tablets, finden eine weite Verbreitung. Deren Laufzeit ist jedoch durch Batterien und Akkumulatoren limitiert. Daher gewinnen Energiesparfunktionen moderner System-on-Chips immer mehr an Bedeutung. In analogen Schaltungen werden durch Power-Down-Netzwerke deren Biasstrome im Ruhemodus abgeschaltet. Da jedoch die Schaltungskomplexitat steigt, wird der fehlerfreie Entwurf des Power-Down-Modus immer herausfordernder und zeitintensiver. In diesem Beitrag wird ein Verfahren zur Power-Down-Synthese fur analoge Schaltungen vorgestellt und beispielhaft fur einen symmetrischen Transkonduktanzverstarkers erlautert.
机译:移动设备,如。 B.智能手机和平板电脑,找到广泛的分布。他们的运行时受电池和蓄能器的限制。因此,现代系统芯片的节能功能正变得越来越重要。在模拟电路中,在休眠模式下关闭其偏置TRREAMS的掉电网络。然而,由于电路复杂性增加,断电模式的无误设计变得始终具有挑战性和耗时。在本文中,呈现了用于模拟电路的掉电合成的过程,并举例说明对称的跨导较强。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号