Time-to-digital converter; Pulse-shrinking; Temperature-compensated; Schmitt trigger; Resolution error;
机译:高精度PLL延迟矩阵,具有超频和双数据速率,用于精确的FPGA时间转换器
机译:在Kintex-7 FPGA中采用事件采样架构实现5.3 ps RMS精度和350 M采样/秒吞吐量的时间数字转换器的实现
机译:微微秒定时探测器中超时阈值测量的时间转换器设计
机译:精密控制时对数字转换器的设计
机译:具有2.21 PS单射精度的0.1 PS分辨率粗细的时间到数字转换器
机译:基于级联时间插值器的可重构时间数字转换器的电阻抗谱设计†
机译:精密控制时对数字转换器的设计