Application Specific Integrated Circuits (ASIC); Communication schemes; Configurable Logic Block(CLB); Configuration latency; Digital Signal Processor(DSP); FPGA(Field Programming Gate Array); Look up Table (LUT); Radio Processor(RP); Signal Flow Graph (SFG); Silicon utilization factor; Software Defined Radio(SDR);
机译:PARS体系结构:具有通用执行模型的可重构体系结构—其原型处理器的设计和实现
机译:基于ALU阵列架构的可重配置处理器,用于软件无线电
机译:用于认知无线电频谱共享的可重构滤波器组多载波调制-SDR实现
机译:用于实现不同调制方案的可重构无线电处理器的新颖架构
机译:QPSK调制方案通信系统的实际实现,在Bladerf上使用软件定义的无线电
机译:代码生成器用于在移动应用程序的可重构体系结构上实现双树复数小波变换
机译:信号处理方法的实现及其使用FPGA技术的多载波调制的硬件实现。在移动和无线应用中使用HDL编码在DWT上验证和实现多载波调制以及DWT的信道估计技术和滤波器组架构的信号处理。