机译:高效存储器的模块化VLSI架构,用于多级提升2-D DWT的高吞吐量和低延迟实现
机译:用于(9,7)小波滤波器的高速,低功耗2-D DWT的高效VLSI架构和FPGA实现
机译:用于(9,7)小波滤波器的高速,低功耗2-D DWT的高效VLSI架构和FPGA实现
机译:使用9/7滤波器高速实现多级提升2-D DWT的流水线架构
机译:DWT和DCT并行流水线架构,用于实时应用。
机译:一种强大的多级DWT密集网络用于心血管疾病分类
机译:使用9/7小波滤波器的基于2-D升降的DWT的高效线路架构