AES; Cryptographic coprocessors;
机译:FPGA上AES算法的超高吞吐量和全流水线实现
机译:正弦拟合算法在具有32位浮点表示的系统中的实现
机译:MIPS RISC 32位流水线处理器体系结构的Verilog实现
机译:AES算法的640 Mbit / s 32位流水线实现
机译:一种用于实现AES 128算法的新型低功率架构,用于植入心脏装置
机译:RASTtk:RAST算法的模块化和可扩展实现用于构建自定义注释管道和批批基因组
机译:VLSI在32位处理器上实施功能单元以加速ECC和AES