adders; digital signal processing chips; hardware description languages; hardware-software codesign; system buses; 2D mapping unit; all binary motion estimation; binarized data; binary adder tree; block matching metric; bus bandwidth reduction scheme; bus interleav;
机译:具有优化硬件架构的新型全二进制运动估计(ABME)
机译:基于平台的总线交错架构,用于H.264 / MPEG-4 AVC中的解块滤波器
机译:基于汉明距离的快速运动估计的二进制编码技术VLSI体系结构
机译:总线交错架构的所有二进制运动估计(ABME)的基于平台的设计
机译:一种用于帧间视频编码的新颖的基于块的运动估计算法和体系结构。
机译:基于云的临床决策支持服务医疗软件即服务平台的架构设计
机译:基于DHS-NPDS的低功率运动估计建筑设计为H.264 / AVC
机译:基于标记的运动捕获中的强度加权中心估计和基于图像的运动分析中使用小标记的高分辨率实时中心估计