circuit simulation; fault tolerance; network synthesis; statistical analysis; timing; UR-Set; circuit simulation; error tolerance; inter-die process variation; intra-die process variation; path selection methodology; pattern-based analysis; statistical correlation; s;
机译:基于路径的统计时序分析处理任意时延相关:理论与实现
机译:基于时变统计时序分析框架的潜在关键路径选择
机译:基于时变统计定时分析框架的潜在关键路径选择
机译:基于统计相关的路径选择以进行时序验证
机译:多元统计中的数字相关矩阵及其在组件选择和动态相关建模中的应用。
机译:基于统计相关性推断功能相关的N-乙酰基转移酶残基
机译:虚假路径统计时序分析和有效的路径选择,用于延迟测试和时序验证