Bridging the Gap - Wie die Chipintegration in die Leiterplatte fur Grossvolumen tauglich wird

摘要

Der fortschreitende Trend zur Miniaturisierung in der Elektronik hat sich in den letzten Jahren stark auf der Ebene der Bauteile abgespielt. Wahrend fruher kleine Silizium - Chips in relativ grosse Gehause verpackt wurden, ging die Bauteile-Industrie dazu uber, die Gehause-Grossen mehr und mehr zu reduzieren. So war der Flachenverbrauch fur einen Si-Chip von 100 mm~2 in einem QFP-Bauteil (Quad-Flat-Pack, oberstes Bild) fast zehnmal so gross wie die eigentliche Chip-Flache. Durch Verarbeitung von Nacktchips in der "Chip on Board" (COB) - Technik wurde zusatzlich zum Chip nur noch der Bereich der Verdrahtung benotigt. Eine weitere Reduzierung des Flachenbedarfs brachten die sog. CSP (Chip Scale-Packages), bei denen die Anschlusse von der Bauteilekante auf die Bauteileunterseite verlegt wurden. Dazu wurde der Chip auf einer flexiblen Leiterplatte aufgebracht, die die Lotanschlusse als Verbindung zur Hauptleiterplatte trug. Mittlerweile ist die sog. Flip-Chip-Technologie (FC) eingefuhrt, bei der die Lotanschlusse direkt auf der Unterseite des Chips platziert.