首页> 外文会议>IEEE international conference on consumer electronics >On The Design Automation Of The Memory-based VLSI Architecture For Fir Filters

【24h】

On The Design Automation Of The Memory-based VLSI Architecture For Fir Filters

机译：关于FIR滤波器基于内存VLSI架构的设计自动化

获取原文

获取外文期刊封面目录资料

页面导航

摘要
著录项
引文网络
相似文献
相关主题

摘要

No abstract

机译：没有摘要

著录项

来源
《IEEE international conference on consumer electronics》|1993年||共2页
会议地点
作者
Hwan-Rei Lee; Chein-Wei Jen; Institute of Electric and Electronic Engineer;
展开▼
作者单位

展开▼
会议组织
原文格式 PDF
正文语种
中图分类无线电设备、电信设备;
关键词

相似文献

外文文献
中文文献
专利

1. On the design automation of the memory-based VLSI architectures for FIR filters [J] . Lee H.-R., Jen C.-W. IEEE Transactions on Consumer Electronics . 1993,第3期

机译：基于内存的FIR滤波器VLSI架构的设计自动化
2. Efficient VLSI architecture for FIR filter design using modified differential evolution ant colony optimization algorithm [J] . John Tintu Mary, Chacko Shanty Circuit World . 2021,第3期

机译：使用改进的差分演进蚁群优化算法的FIR滤波器设计的高效VLSI架构
3. New approach to low-area, low-latency memory-based systolic architecture for FIR filters [J] . C.S. Vinitha, R.K. Sharma Journal of information and optimization sciences . 2019,第2期

机译：FIR滤波器的低面积，低延迟，基于内存的脉动体系结构的新方法
4. On The Design Automation Of The Memory-based VLSI Architecture For Fir Filters [C] . Hwan-Rei Lee, Chein-Wei Jen . 1993

机译：基于内存的Fir滤波器VLSI架构的设计自动化
5. Design and VLSI implementation of CMOS decimation and interpolation half-band FIR digital filters. [D] . Fatine, Steven. 1996

机译：CMOS抽取和内插半带FIR数字滤波器的设计和VLSI实现。
6. On VLSI Design of Rank-Order Filtering using DCRAM Architecture [O] . Meng-Chun Lin, Lan-Rong Dung -1

机译：DCRAM架构的排序过滤的VLSI设计研究
7. Phase-orthogonal FIR filters: An efficient VLSI architecture for communication applications [O] . Punithavathi Duraiswamy, Shankar K. Selvaraja 2020

机译：相位正交的FIR过滤器：用于通信应用程序的有效的VLSI架构

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号