instruction selection; register allocation; code size; dual instruction set architecture; variable-length in-structions; ARCompact;
机译:基于频率的快速集成寄存器分配和指令调度
机译:基于频率的快速集成寄存器分配和指令调度
机译:优化寄存器文件连接群集VLIW体系结构的指令调度和寄存器分配
机译:集成指令选择和寄存器分配,用于紧凑代码生成,利用16位和32位指令的自由格式混合
机译:迈向更原则的编译器:重新讨论寄存器分配和指令选择。
机译:连接寄存器文件的集群式VLIW架构的优化指令调度和寄存器分配
机译:用于压缩代码生成的集成指令选择和寄存器分配利用16位和32位指令的自由形式混合