Multi-valued logic (MVL); TMOS logic circuits; Literals; Residual; Support set;
机译:基于有机防胚晶体管的多值逻辑电路
机译:采用传输晶体管逻辑电路技术的低压低功耗按2/3分频计数器设计
机译:使用包含三栅极单电子晶体管(TG-SET)和MOSFET的混合电路的多值逻辑电路
机译:基于电压模式传输晶体管的多值多输出逻辑电路的逻辑设计技术
机译:通过设计技术对硅锗异质结双极晶体管和数字逻辑电路进行硬度保证测试和辐射硬化。
机译:基于CMOS的碳纳米管传输晶体管逻辑集成电路
机译:多值逻辑电压模式存储电路的设计方法
机译:微电流晶体管逻辑电路的静态和动态性能。第二部分。微功率逻辑电路设计