首页> 外文会议>SICE Annual Conference >Interface for modular instruments: logic synthesis with VHDL
【24h】

Interface for modular instruments: logic synthesis with VHDL

机译:模块化仪器的界面:逻辑合成VHDL

获取原文

摘要

An interface for cable-connected modular instruments used in laboratory is described. A logic circuit of the interface is designed with a RTL - level VHDL description. The logic circuit is synthesized using the VHDL description and placed into a FPGA(Altera FLEX10K).
机译:描述了实验室中使用的电缆连接模块化仪器的界面。界面的逻辑电路采用RTL级VHDL描述设计。使用VHDL描述合成逻辑电路,并置于FPGA(Altera Flex10K)中。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号