首页> 外文会议>IEEE international caracas conference on devices, circuits and systems >Design of a 4/spl times/4 Kohonen neural net-VHDL description
【24h】

Design of a 4/spl times/4 Kohonen neural net-VHDL description

机译:设计4 / SPL时间/ 4 Kohonen神经网络VHDL描述

获取原文

摘要

The VHDL modeling and ensuing simulation results for a 4/spl times/4 cells Kohonen neural net are presented. The net cells were modeled in behavioral VHDL as components and were instantiated in the neural net structural description. The methodology described aims at automatic circuit synthesis for VLSI implementation.
机译:介绍了VHDL建模和随后的4 / SPL时间/ 4个细胞Kohonen神经网络的仿真结果。将净细胞以行为VHDL为组分建模,并在神经净结构描述中实例化。该方法描述了VLSI实现的自动电路合成。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号