机译:基于内存逻辑架构的并行VLSI道路提取处理器设计
机译:基于逻辑内存架构的道路提取平行VLSI处理器设计
机译:基于矩阵架构的大规模并行处理器的电路与鲁棒设计方法
机译:用于集成大规模并行架构的处理器的VLSI设计
机译:在高级VLSI和封装限制下,大规模并行处理系统中的互连网络的设计问题。
机译:DCRAM架构的排序过滤的VLSI设计研究
机译:基于大型平行处理器阵列的高速VLSI架构,用于实时遥感应用
机译:基于处理器的存储器(pIm)架构,用于petaFlops潜在的大规模并行处理