TiO_2を用いたMOSゲート構造の作製と評価

摘要

近年、電気的なスイッチング素子であるMOSFETの微細化に頼らない性能向上の手法として高移動度(High-μ)材料と高誘電率(High-k)絶縁膜の研究が注目されている。High-μ材料として従来の Si と比べてキャリア移動度の高い Ge 基板を用いることで素子のスイッチング動作の高速化が期待できる。また絶縁膜厚を維持しつつ容量値を増大させるためにはHigh-k材料の導入が必須であり、これまでHfO_2やAl_2O_3等が検討されてきた。本研究では比誘電率は約60-80と先述のHigh-k材料と比較しても非常に大きいTiO_2を用いた。しかし、このTiO_2のバンドギャップは 3.2[eV]と先述の High-k 材料と比較すると非常に小さく、また EC(伝導帯下端)が Si や Ge のそれとバンドオフセットが小さく、直接接合すると大きなリーク電流が流れると考えられる。そこで大きなバンドギャップを持ち、バンドオフセット的にも問題のない Al_2O_3(8.8[eV])を用いることで、膜厚を維持しつつ容量値の低下を最低限に抑え、リーク電流を抑制することも可能であると考え、本実験を行った。TiO_2/Ge構造およびAl_2O_3/TiO_2/Ge構造を反応性スパッタを用い、作製し電気特性を評価した。また、それぞれの構造に対してN2アニールを行いその効果の検証も行った。