招待講演組合せ最適化問題に適したCMOSアニーリングマシン

摘要

組合せ最適化問題を効率よく解くアーキテクチャとしてイジングモデルを用いたCMOSァニーリングマシンを提案した。CMOSアニーリングマシンでは、組合せ最適化問題を磁性体のスピンの挙動を表すイジングモデルに写像しその収束動作により問題を解く。収束動作はCMOS回路のデジタル動作と乱数によるランダムな挙動により実現した。第1世代から第3世代のプロトタイプにより、従来のノイマン型計算機よりも効率的に組合せ最適化問題を処理できることを確認した。