Hardware design languages; ISO standards; Peer-to-peer computing; Protocols; Receivers; Registers; Transmitters;
机译:基于Verilog HDL定点算法和状态机控制的通用混沌信号发生器的设计和FPGA实现
机译:使用Verilog HDL设计和实现Skein加密散列函数的较轻版本
机译:在FPGA上用Verilog HDL实现的高速故障注入工具,用于测试容错设计
机译:使用Verilog HDL实现HDLC控制器设计
机译:使用Verilog HDL的管道FFT架构实现。
机译:朝着组合颜色识别技术的自主水下航行器的基于图像的导航系统的设计和实现以及模糊逻辑控制器
机译:实时Zetta与VHDL和Verilog HDL为高容量数据计算处理器的实时Zetta字节 - 单位存储ASIC SOC IP核心设计实现,如云/群/超级VLIW并行分配流水线阵列计算处理器