フォトレジストピラーを用いたプレーナ型熱電発電デバイスの上部ヒートシンク構造作製に向けた熱設計シミュレーション

摘要

背景：環境発電技術の一つとして熱電発電による環境中の微小な温度差の利用が期待されており、普及に向けて大量生産によるコスト低減が可能な、Si ウエハ上に作製されるプレーナ型熱電発電デバイスの開発が行われている。デバイス開発においては、デバイス面内に温度差を与える機構が重要であり、これまでに性能指数の高いナノ構造化Si薄膜を用いたデバイスの開発を報告してきた。しかし、環境中の温度差のうち数％しか利用できていない点が課題であり、これを解決する手法として、上部ヒートシンク構造の作製を検討しており、本発表では熱設計シミュレーションの結果について報告をする。手法・結果：熱電デバイスは、図1(a)に示すように多結晶Si活性層を持つSOIウエハ上に作製される。Si 薄膜のブリッジ構造を作ることで環境中の温度差（TENV）からデバイス面内に温度勾配（TDEV）が生じる。Si層にはp型及びn型の領域と性能を向上させるフォノニック結晶（PnC）ナノ構造が作製される。シミュレーションは有限要素法を用い、p・n 2対を単位ユニットとして長さ40μm × 幅30μm ×高さ50μmの領域について、上面と下面の間に10°Cの温度差を与えた際の定常状態温度分布の計算を行った。TDEVを向上させる構造としてフォトレジストピラー構造を介して上部にキャップウエハを張り合わせる手法を発明し[4]、図1(b)に示すように、TDEVがTENVの75％に達する計算結果を得た。ブリッジが空冷される場合と比較して、ブリッジ中央のレジストピラーを介して効率よく熱が逃げていることがわかる。張り合わせプロセスの耐荷重対策として、ブリッジ直下に一部SiO_2ピラーを残す場合についてもシミュレーションを行った結果、図1(b,c)に示すように、熱流の漏れがあるものの、TENVの60％程度を利用できる結果が得られた。今後、実際のプロセスについて詳細に検討していく。