首页> 外文会议>電子回路研究会 >負荷変動時に出カと並列に素子を接続することによるヒステリシス制御DC-DC降圧コンバータの負荷応答性向上に関する研究
【24h】

負荷変動時に出カと並列に素子を接続することによるヒステリシス制御DC-DC降圧コンバータの負荷応答性向上に関する研究

机译:通过在负载波动时将元件与输出并联连接来改善磁滞控制DC-DC降压转换器的负载响应性的研究

获取原文

摘要

スイッチングDC-DCコンバータはあらゆる電子機器の電圧変換に使われている。なかでもCPU (Central Processing Unit)やFPGA (Field-Programmable Gate Array)といつた高速動作を行うディジタルLSI (Large Scale Integration)は軽負荷と重負荷の状態を頻繁に繰り返す。負荷変動時のオーバーシュートなどの過電圧により回路が故障するため、DC-DCコンバータには高速な過渡応答による電圧供給が必要である。
机译:开关DC-DC转换器用于所有电子设备中的电压转换。其中,数字LSI(大规模集成)与CPU(中央处理单元)和FPGA(现场可编程门阵列)一起高速运行,经常重复轻负载和重负载。由于负载波动时,电路会由于过冲等过压而导致电路故障,因此DC-DC转换器需要通过高速瞬态响应来提供电压。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号