Adders; Delays; Mathematics; Computer architecture; Conferences; Logic gates; Hardware design languages;
机译:基于吠陀数学和位归约技术的高速应用有效二进制吠陀乘法器设计
机译:利用吠陀数学和位缩减技术设计高速应用的有效二进制吠陀乘法器
机译:一种有效的低功耗乘法器的设计:可逆与古代吠陀方法相结合
机译:基于古代印度吠陀数学的高速高效N X N位乘法器
机译:高速二进制乘法器的高效架构
机译:一个集成的电源高效的主动式整流器具有偏移控制的高速比较器的电感供电的应用
机译:基于古印度吠陀数学的32位乘法器设计用于高速和低功率处理器