State University of New York at Buffalo.;
机译:具有高速冗余二进制架构的8.8ns 54 / spl倍/ 54位乘法器
机译:使用二进制有符号数字乘法器和加法器实现有效的浮点快速傅里叶变换蝴蝶式架构
机译:使用二进制常见子表达消除算法的恒定乘法架构加法器的高效利用
机译:用于32位二进制编码十进制(BCD)乘法器的新型高速架构
机译:使用冗余二进制的高速,低功耗54-b X 54-b数字乘法器架构。
机译:速度能量和面积优化的早期输出准延迟不敏感阵列乘法器
机译:用比例数学用比例减少技术设计高速应用高速应用的高速应用