instruction cache; parallel architecture; energy efficiency; relaxed-timing;
机译:具有二级搁板和自适应银行业务的节能指令调度器设计
机译:EECache:芯片多处理器中节能最后一级缓存的体系结构设计的综合研究
机译:异构多核处理器的设计方法,具有并行化多核模拟器和基于公共寄存器文件指令集扩展架构的组合
机译:下一代嵌入式处理器中高度关联的指令高速缓存的节能设计
机译:用于多核实时系统缓存的优先LRU电路设计。
机译:具有无线Fronthaul的高速缓存辅助C-RAN系统的Fronthaul和Edge Links的节能关节设计
机译:在超低功耗集群中寻求节能I $ Design的许多核心