clock and data recovery circuits; CMOS digital integrated circuits; jitter; pulse amplitude modulation; quadrature amplitude modulation; quadrature phase shift keying; synchronisation;
机译:65 nm CMOS中的可重配置16/32 Gb / s双模NRZ / PAM4 SerDes
机译:12 GB / s 1.59 MW / GB / S输入数据 - 夹具耐用注射型CDR,具有超级谐波注射锁定在65纳米CMOS中
机译:具有自适应电源CDR和抖动分析功能的0.25–27-Gb / s PAM4 / NRZ收发器
机译:65-NM CMOS中的5/10 GB / S双模NRZ / PAM4 CDR
机译:具有LC延迟线VCO的10 Gb / s CDR / DEMUX,位于0.18微米CMOS中。
机译:具有光束减少器/扩展器的30 Gb / s PAM4水下无线激光传输系统
机译:可重新配置的28/56 GB / s PAM4 / NRZ双模式SERDES,具有硬件重用