Pipeline processing; Throughput; Computer architecture; Hardware; Registers; Generators; Field programmable gate arrays;
机译:序列化的轻型SHA-3 FPGA实现
机译:在Virtex-5和Virtex-6 FPGA上高速实现SHA-3内核
机译:SHA-3 BLAKE算法专用指令集处理器的设计方法和实现
机译:新的高吞吐量和面积高效的SHA-3实施
机译:eSTREAM和SHA-3加密算法的分析和实现
机译:分层最小和迭代构建的一个区域高效和高吞吐量的后验概率LDPC解码器
机译:高吞吐量SHA-3候选对象keccak,luffa和blue midnight的高效硬件实现,用于单消息和多消息哈希