急峻なSSを持つ'PNBody-Tied SOI-FET'におけるBOX中の正電荷と基板バイァスの影響

摘要

本研究では、我々が提案している急峻なsubthreshold slope (SS)を持つ"PN Body-Tied SOI-FET"におけるBox中の固定電荷と基板バイアス(V_(sub))の影響について報告する。は新たに設計したテストデバイスの高周波C-V特性から評価を行った。特に、P-channel PNBTでは、Q_(ox)の影響を取り除き、急峻なSSを実現するための基板バイアスの必要性を実測おょびシミュレーションにより体系的に確認した。また、静的時にみられるV_(sub)やQ_(ox)による電位ポテンシャルの僅かな変動が、PNBT構造による正のフィードバック後の電位ポテンシャルに大きな違いをもたらすことを確認した。最後に、基板バイアスを必要としないCMOSを実現するためのPNBT構造の改善について提案する。