ベルヌーイ数の母関数に基づくFIRフィルタの設計

摘要

設計した遅延器は基本的なアナログ遅延器に比べ回路サイズを小さくできる可能性を示し，ベッセルフィルタと比ベて素子値設計が容易であることも示した。また，設計した受動回路を用いてFIRフィルタを構成することで，FIRフィルタの回路面積を低減できると考えられる。今後の課題としては，FIRフィルタを構成する際用いていた理想電流源と理想バッファを実際の素子に置き換えた設計が挙げられる。