DDR3; FPGA; High bandwidth; IP; Memory interface;
机译:基于商用FPGA的评估板用于DDR2和DDR3 SDRAM的单事件测试
机译:高性能DDR3 SDRAM控制器的设计和FPGA实现
机译:智能媒体处理器与DDR3 SDRAM存储器之间接口的抗扰性研究
机译:基于DDR3 SDRAM和FPGA的高带宽存储器接口设计
机译:基于FPGA的硬件开发系统,具有数千兆字节的存储容量和高带宽。
机译:一种基于FpGa的算法基于统计的定位的实时解决方案的设计
机译:基于DDR3 SDRAM和FPGA的高带宽存储器接口设计