1軸差動型CMOS-MEMS加速度センサの統合設計シミュレーションの検討

摘要

ハードウエア記述言語であるVerilog-aを用いて、回路設計ツール上で動作する1軸差動型CMOS-MEMS加速度センサの統合設計シミュレーション環境を構築した。1軸差動型MEMS加速度センサのモジュールを新たに作成し、デバイスの実測結果との比較から、モデルの妥当性を確認した。以上より、提案モデルを使用し、1軸差動型CMOS-MEMS加速度センサのフィードバック制御を検討できる見通しを得た。