DRAM chips; encoding; CKE-ODT-CSN encoding; DDR memory interface; DRAM; clock enable-on die termination-chip select encoding; coding algorithm; double data rate DDR CA topology; pin elimination; single data rate DDR CA topology; Clocks; Decoding; Delays; Encoding; Pins; Random access memory; Topology; Chip Select (CSN); Clock Enable (CKE); DDR memory; On Die Termination (ODT); pin-elimination;
机译:对“具有串扰抑制方案的DDR存储器接口的5 Gb / s / pin收发器”的更正
机译:具有最近边缘选择方案的DDR存储器接口的低抖动多相数字DLL
机译:具有最近边缘选择方案的DDR存储器接口的低抖动多相数字DLL
机译:DDR内存接口中的一种新型CKE-ODT-CSN编码方案
机译:内存编码和处理级别对虚假内存和内存置信度的影响。
机译:椭圆接口问题的精确子网格接口校正方案
机译:E 3 CC:具有用于子路线和低功率存储器的新型地址映射的内存错误保护方案
机译:用户系统接口有效性的度量:用于评估图形直接操作样式用户接口的可用性的编码方案和指示符。