adders; carry logic; delay circuits; multiplying circuits; 16 bit Vedic multiplier; CSA; carry select adder; delay block; digit multiplication; power dissipation source; Adders; Computer architecture; Delays; Educational institutions; Logic gates; Mathematics; Multiplexing; Binary to Excess-1 Code Converter (BEC); Carry Select Adder; Ripple Carry Adder; Vedic Multiplier;
机译:Vedic乘法器设计使用修改的携带选择加法器,并行前缀加法器
机译:采用CMOS技术的紧凑型随身加法器,半加法器和全加法器的低功耗减薄壁乘法器的设计
机译:高速,低功耗的修改方根进位选择加法器(MSQRTCSLA)的设计与实现
机译:低功耗和高速修改携带选择加法器16位Vedic乘法器
机译:高速条件进位选择加法器的仿真与分析。
机译:两个新颖的低功耗高速动态碳纳米管全加电池
机译:VEDIC Mathematic使用修改方块携带选择加法器的VHDL实现快速乘法器