FIR filters; interpolation; motion compensation; video coding; 4x4-block level pipeline; H.264-AVC decoder; bandwidth optimized motion compensation hardware design; bit rate 60 Mbit/s; data reuse; double-z-scan order; frequency 100 MHz; memory preloaded techniques; minimum required reference data loading; on-chip memory; row-column-based interpolation; transpose data access; upper-left block strategies;
机译:H.264 / AVC HDTV解码器运动补偿中的带宽优化和高性能插值架构
机译:用于H.264 / AVC High 4∶2∶2配置文件的减小的存储器带宽和高吞吐量HDTV运动补偿解码器
机译:H.264 / AVC运动数据解码过程的硬件设计
机译:H.264 / AVC解码器的4x4块级管道和带宽优化运动补偿硬件设计
机译:用于H.264 / AVC中的运动估计以及将多种算法映射到可重新配置的脉动阵列的流水线阵列架构
机译:具有漂移补偿的鲁棒H.264 / AVC视频水印方案
机译:H.264 / AVC HDTV解码器的带宽优化运动补偿硬件设计