Pipelines; Bandwidth; Throughput; Engines; Field programmable gate arrays;
机译:具有延迟和吞吐量约束的近乎最佳的微处理器和加速器协同设计
机译:全kV:CPU-FPGA上的灵活和超低延迟内存密钥值存储系统设计
机译:FEECA:低延迟和节能胶囊网络加速器的设计空间探索
机译:高吞吐量和低延迟分布式管理代理,可在FPGA上通过100Gbps以太网存储密钥值
机译:使用低延迟键值存储器来实现可扩展和高性能的图表数据库
机译:技术说明:用于运动管理系统开发的临床线性加速器触发延迟的表征
机译:外包具有可验证数据新鲜度的多版本键值存储