systolic bit-parallel multiplier; flexible latency and complexity; polynomial basis; pipeline;
机译:基于不可约多项式的GF(28)有效位并行收缩期多项式基乘
机译:GF(2 m sup>)上的低成本位并行多项式基乘的非XOR方法
机译:GF(2m)多项式的容错位并行乘法器
机译:使用多项式在GF(2m)上具有灵活延迟和复杂性的脉动位并行乘法器
机译:用于多项式GF(2m)乘法的PPR脉动阵列结构的VHDL实现。
机译:GF(2m)上的1个低复杂度比特并行收缩乘法器