QT; GPU; parallel architecture; CUDA; CMAKE;
机译:用于高数据速率应用的多数逻辑代码迭代解码器的完全并行架构的VHDL设计和FPGA实现
机译:用于高数据率应用的大规模逻辑代码涡轮解码的全并行架构的设计和FPGA实现
机译:DPM蒙特卡罗代码在用于治疗计划应用程序的并行体系结构上的实现。
机译:基于Linux的QT-GPU并行架构的实现与快速可视化应用
机译:快速强化学习技术的理论化,实施,系统架构和分析,并应用于自治代理。
机译:围绕Medoids(PAM)算法进行分区的并行体系结构可实现可扩展的多核处理器及其在医疗保健中的应用
机译:并行树收缩方案的更快实现及其在距离遗传图上的应用
机译:基于sDR应用的maTLaB和simulink中Gps相关器结构的开发和实现:标准Gps相关器结构的实现(基线)mIT Quicksynch稀疏算法的实现并行循环相关器结构的开发和实现。