Distributed Arithmetic; Hadamard Transform; Offset Binary Coding; ROM Decomposition; Slice-Delay Product;
机译:适用于4 K×2 K H.264 / AVC编码器的基于8×8/4×4自适应Hadamard变换的FME VLSI架构
机译:用于JPEG2000解码器的双模式逆离散小波变换的高速,基于存储器效率的基于行的VLSI架构
机译:基于时域算法的区域有效流水线式VLSI架构,用于Reed-Solomon码的解码
机译:基于偏移二进制编码和ROM分解的Hadamard变换的高效VLSI架构
机译:使用快速傅里叶变换设计的极码的VLSI架构
机译:使用通用Hebbian算法的高效多通道Spike排序VLSI架构
机译:基于FPGA的VLSI架构,用于通过将Shannon Energy与Hilbert变换相结合来检测心电图信号中的R峰值
机译:用于Reed-solomon码的时间和变换域解码的VLsI架构的比较