首页> 外文会议>IEEE International Conference on Electro/Information Technology >Exploring scalability of FIR filter realizations on Graphics Processing Units
【24h】

Exploring scalability of FIR filter realizations on Graphics Processing Units

机译:探索图形处理单元上FIR滤波器实现的可扩展性

获取原文
获取外文期刊封面目录资料

摘要

General-Purpose Computing on Graphics Processing Units (GPGPU) has lately been of great interest due to the release of architectures and software that simplifies programming graphics cards. This study explores how performance scales with FIR digital filters by varying the number of taps and the samples. We also discuss the trade-offs with various techniques for GPGPU programming in CUDA.
机译:由于简化了图形卡编程的体系结构和软件的发布,最近图形处理单元(GPGPU)上的通用计算引起了人们的极大兴趣。这项研究探索了如何通过改变抽头和样本的数量来利用FIR数字滤波器来扩展性能。我们还将讨论在CUDA中进行GPGPU编程的各种技术之间的权衡。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号