field programmable gate arrays; integrated circuit design; integrated circuit interconnections; directional driver wires; single-driver wires; FPGA interconnect; FPGA architectures; Altera; Xilinx; interconnect wire; circuit design; wiring capacitance; switch loading; physical wire length shrinkage;
机译:通过在单驱动器线路中插入缓冲器来减少FPGA中的预期延迟和功耗
机译:VPR 5.0:具有单驱动程序路由,异构性和过程缩放的FPGA CAD和架构探索工具
机译:使用新颖的分层互连拓扑和长布线改进基于集群的Mesh FPGA架构
机译:FPGA互连中的定向和单驱动线
机译:自动互连合成和FPGA的优化
机译:在绝缘无定形碳基体中互连的应力书写纹理化石墨导线/图案
机译:FpGa互连中的定向和单驱动器线