65nm fpga; deep sub-nanosecond time resolution; high-speed readout; optical communications; tdc; time-correlated instrumentation; time-to-digital converters; ultra-fast digital electronics;
机译:在FPGA中实现多通道,基于环形振荡器的游标时间数字转换器的关键设计要点和构建方法
机译:在Kintex-7 FPGA中采用事件采样架构实现5.3 ps RMS精度和350 M采样/秒吞吐量的时间数字转换器的实现
机译:具有三阶噪声整形的多速率ΔΣ时对数字转换器的设计和FPGA实现
机译:采用65nm FPGA技术实现的17ps时间数字转换器
机译:在FPGA上设计和实现高分辨率,多次命中的时间数字转换器(TDC)。
机译:在具有实时温度校正的60 nm FPGA中实现的8.8 ps RMS分辨率时间数字转换器
机译:17PS在65nm FPGA技术中实现的数字到数字转换器