In this paper, w e presen t a new retiming-based technology mapping algorithm for look-up table-based field programmable gate arrays. The algorithm is based on a novel iterative procedure for computing all
在本文中,我们为基于查询表的现场可编程门阵列提出了一种新的基于重定时的技术映射算法。该算法基于一种新颖的迭代过程,用于在存在重定时的情况下计算时序电路中所有节点的所有
机译:基于LUT的FPGA技术映射的功耗最小算法
机译:ALTO:基于LUT的FPGA技术映射的迭代面积/性能折衷算法
机译:基于LUT的FPGA的深度最佳技术映射的有效割枚举启发法
机译:基于LUT的FPGA基于性能的技术映射算法的新策略
机译:混合FPGA的设计映射算法。
机译:一种基于混淆映射和DNA存储技术的一次性焊盘密码算法
机译:基于LUT的FpGa技术映射并行算法