Adders; Logic gates; Delays; Complexity theory; Transistors; Manganese; Merging;
机译:基于紧凑型进位超前单元的面积有效的静态CMOS进位选择加法器
机译:低功耗,高效率的128位进位选择加法器
机译:低功耗,高效率的128位进位选择加法器
机译:一种新的高速和低区域高效流水线128位加法器,基于修改的携带铰接前瞻与Han-Carlson树方法合并
机译:使用推测性Han-Carlson并行前缀加法器实现的高速进位跳过加法器。
机译:基于高效方向场的高速铁路紧固件检测方法
机译:使用修改的电路进行4位静态CMOS携带展开的携带的前瞻加法器的性能改进和生成术语
机译:基于知识的脂树和流水线并行计算高效结构的综合